# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

## THIN FILM TRANSISTOR ARRAY

PUB. NO.: 62-126677 [JP 62126677 A] PUBLISHED: June 08, 1987 (19870608)

INVENTOR(s): I ANAKA HIROHISA KISHI KOHEL KATO HIROAKI

APPLICANT(s): SHARP CORP [000504] (A Japanese Company or Corporation),

JP(Japan)

APPL. NO.: 60-270355 [JP 85270355] FILED: November 27, 1985 (19851127)

### ABSTRACT PURPOSE:

To improve insulation of an intersection part between a gate wiring and a source siring, to suppress yield of leakage between a gate and source and to improve the yield rate of a TFT array, by providing two insulating layers, which hold a semiconductor layer that is a constituting film of the TFT, at the overlapped part of the source wiring and the gate wiring.

#### CONSTITUTION:

A gate electrode 102 and a source electrode 107 of a thin film transistor (TFT) are provided on a substrate 101. A gate wiring 103 and a source wiring 108, which commonly link the electrodes 102 and 107, are intersected at a overlapping region. Both insulating layers 104 and 106, which hold a semiconductor layer that is a constituting film of the TFT, are provided at the overlapped region. For example, a TFT array is formed on the supporting substrate such as the glass substrate 101 and arranged in correspondence with the intersection of the gate wiring 103 and the source wiring 108. An SiNx film, which is a second insulating layer 106, is deposited on an a-Si layer 105, which is the semiconductor layer of the TFT. Then, one end part of the layer 106 is extended to the upper part of the source wiring 108 along the gate wiring 103. The second insulating layer 106 is provided at the intersecting part of the gate wiring 103 and the source wiring 108.

H UI L 29//8 G 02 F 1/133 3 2 7 B 09 F 9/35 3 0 1 H 01 L 27/12 8422-5F 8205-2H 6731-5C 7514-5F 審査請求 未請求 発明の数 1 (全6頁)

②特 顧 昭60-270355③出 顧 昭60(1985)11月27日

受出 関 昭60(1985)11月27日 砂発 明 者 田 仲 広 久 大阪市阿倍野区長池町22番22号 シャープ株式会社内 砂発 明 者 岸 幸 平 大阪市阿倍野区長池町22番22号 シャープ株式会社内

母発 明 者 加 藤 博 章 大阪市阿倍野区長池町22番22号 シャープ株式会社内 の出 願 人 シャープ株式会社 大阪市阿倍野区長池町22番22号

砂代 理 人 弁理士 杉山 毅至 外1名

胡 翔 年

1. 発明の名称

薄積トランジスタアレイ

- 2. 特許請求の範囲
  - 1. 基板上に並放された消費トランジスタのゲート間傾とソース電極をそれぞれ共通に通話するゲート削機とソース配機が交換する重角領域にTFTの構成機である半導は機を挟持する機能機を2階とも介充させたことを特徴とする薄積トランジスタブレイ。
- 特許請求の範囲第1項において、 上記半峰体層がアモルファスシリコン澤頼で ある澤穣トランジスタアレイ。
- 特許請求の範囲第1項において、 上記範線層が電化シリコン模である障積トランジスタアレイ。
- 特許請求の範囲等し頂において、 上記絶縁確が耐化シリコン種である麻痺トランジスタアレイ。
- 3. 発明の辞細な説明

(産業上の利用分野)

本発明は、製造の後割りの向上を図った構造を 有する内臓トランジスタ(以下TFTと離す)ア レイに関する。

#### ( 従来技術)

近年、液晶のアクティブマトリクス表示において、硫酸性が取出にてFTをマトリクス状化形成にたアクティブ・マトリクス裏板の研究が結合行うわれている。TFTに用いられる半導は一日では、ボリSi、ューSiを用いたで、アモルファス)ーSi、Te、CdSe等がある。コーSiを用いたまで、の調査の一側を第7図の部分断面図及のAーAを開発の一側を第7図の部分断面図ののよりに示す。ガラス基板1の上に、ゲート配線3を属によりをである。ガラス基板1及びゲート配線3を属によりをではまって形成した原厚1,000~2,000名の確化とリコンで形成した原厚1,000~2,000名の確化といて

(2)

2,000~3,000~3,001 から1 N x 独力でラスマしいり走 何より形成される。ソース管理で及びソース開展 7 を連結するソース配験 3 はゲート配導 3 に直交 して形況される。ソース配線3にはソース電梯で と振続される分核期81が一定ピッチで複数され、 TFTは分技服88を中心に形成される。ソース 関係でとドレイン電腦9とは、とも応轉隊 2,000 ~ 1 0.0 0 0 Åの Ta , Mo , Ti , 3 4 等の金額により 形成するcなお、ソース斑斓で及びドレイン筑種 9 b a-Si腹もの間に、P(リン)をドープした 限厚500~2,000%の。 S1模10を介在させ ると、ソース電優で、ドレイン電極9と aーSi層 5のオーミックコンメクトがとれ、好きしい、こ のようにして、ゲート配線3ミソース配線8ミの 交点毎にTFTがアレイ状に形成される。さらに、 各TFTに対応して、酸化インジウム等の透明値

130

ス間のリークが、ゲートのエッジ(機部)とソースとが交差する部分(割5 図における斜線部分)において特に多発するととを見い出した。この原因は、ゲート絶縁期の原律がゲート電極の原厚より大きいか又は同じ指皮であるゆえに、ゲート紀線のエッジの部分の原厚が湿くなって耐圧が低でし、さらに、ゲート絶線機の原質が平坦な部分とし、さらに、ゲート絶線機の原質が平坦な部分と成差部分とで異なり、成差部分の方が純線性の前で劣るためと考えられる。

不発明の目的は、TFTTレイの製造の歩常りを向上し得るTFTアレイ構造を提供することにある。即ち、不発明のTFTアレイは純緑性毒板上にゲート電極、ゲート絶縁緩、半導体線、第2の絶線線、ソース電極、ドレイン智種を順次情層してアレイ状に形成されるTFT構造にかいて、ソース配線とゲート配線の重量部にも第2の絶線膜を介在させたことを特徴とする。

#### (発明の効果)

上記構成とすることにより、本発明においては、 ゲート配線とソース配線間の交差形の絶線性を向 UDC かいては、フトリクスの各配線でとに表達のパデート配線からシブナル信号を入力し、共通のツース配線からデータ信号を取てあり、例えばシンニス配線との交点は多数であり、例えば、62500ケ所存在する。この多数の交互のうちしか所ではであっての多数の交互のからしか所では、62500ケ所存在する。この多数の交互のからしか所では、62500ケート・ソース配線とソースに対して表示に対して対して、変更が対し、アクティブ・マトリクス配線という。アクティブ・マトリクス配線というでは、デートに対して、アクティブ・マトリクス配線というでは、アクティブ・マトリクス配線には、アクティブ・マトリクスの表示には、アクティブ・マトリクスの表示に対して、アクティブ・アクティブ・アクティブ・アクティブ・アクティブ・アクティブ・アクティブ・アクトの表示に対して、アクト・ソートの対か潜すにつれてデート・ソーとなる。

(問題点を解決するための手段)

年 発明者られ、ゲート・ソース間のリーク選所 を持ちの方法によって調べた結果、ゲート・ソー

上させ、ゲート・ソース間のリークの発生を抑励してTFTアレイの接割りを向上させている。従ってこのTFTアレイ米板を用いた液晶表示装置の製作が容易となり情報性が高くなる。
〈劉磊側』〉

(5)

をよりは少させることができる。

胡(Mに示した構造を有するTFTァレイは例) えば第3図(A)~(D)と示すように製造される。乗3 図(A)~(D) 点示すてFT夏清正見の部分新面図は果 1四のTFTにかいてはじっじ頭の断面図を示す。 キナ、ガラス英政101上で 2,000 A 準の Tail タ ンタル)湯をスパッメリンプにより全面に視着し、 ボトエッチングによって新1回に示すようたデー ト配線 I 0 3 の形にパメーン化して、銀 3 MGAIに 示すようにゲート選集102を形成する。 とのゲ 一下前隊102上に接近する如く半導位層が維持 され、TFTの動作部が形成される。次に第3回 (B)に示すように、プラズマCVD生によりゲート 絶段神101となる3,000名庫のSiyx額、半週 体関とたる 1500 Å 羅の a - S i 費 l 0 5 及び第 2 の負隷権106である 23003 摩のS+N×鞭を会

Andread Control of the Control of th

ホトエッチングによりバターン化して絵葉道種 110を形成する。

以上の製造工程を介して製作されるエドではガ ラス階級101上にマトリックス状で配列された ゲート配線103とソース配線108の各交点の 引印して配置され、TFTアレイ着板となる。 ゲ ート配領103ピシグナル信号、ソース配線108 にデータ信号を入力することによりTFTがマト! リクス駆動される。 貼ち、ゲート配線 103のシ グナル信号はゲート電帳102より各ライン部の TFTにゲート電圧として印加され、ソース配線 108のデータ信号は分校部を介して三層構造シ ース構成107より各ライン無にTFTはデータ 電圧として印加される。このデータ電圧が a -Si 質 1 0 5 を介してシグナル信号で同期制刷を受け、 三層構造ドレイン関係(1/0.9より絵書賞版)(0. に印加される: ソース商家107及び ピレイン書 毎109のように強はTFTや連体質であるよ こに質しのなどオーミックコンダクトを密切し、 Tに 層江街 著作及び選挙の機械的機等を向しませ

ほしりりはノー(北京しりさんほうしノーの仏家 108との交差部分の直上さで延設される。さら に用る内心で示すように a-5 ( 質 ) 0 5 もホトエ ッチンプにより第1回に示す a-Si着105の形 にパターン化する。この z-Si層 I 0 5 も上記第 2 の過味後 1 0 6 と阿藤にソース配譲 1 0 8 との 交喜部まで延むされる。次に展るMinineデナよう に、プラズマCVD法によりP(リン)をドープ した a-5 i 智を 1,000 Å 引き続きスパッタリング によりTı (ナタン)層を1,000Å, Mo (モリ プテン)海を2000歳連続して三層に堆積し、ホ トエッチングにより第1図に示すソース配領108 及びドレイン遺産109の形にパターン化して a −Si嵌、 Ti 階及びMo 層の三層構造ソース電 残しので及びドレイン選択しゅりとするととによ りTFTが形成される。最後パスパッタリングに より3,0003の機化インジウニ規を維持した後、

(8)

å.

#### く寒病例セン

第4図に、本発明の前の実施側を示すTFTァ レイ根板の部分平面図である。第5回は第4回の D = D 輸前面図(ゲート配線 2 O 3 ミソース配線 208の交差部の部分新面図)である。実施例 1 開機に落ての地域限で 0.6 をパターン化する際に されを2分割し、TFT側に位置する絶縁層206a とソース配線208上に位置する絶縁度2066と する。即ち、ゲート配線203とソース配線208 の交差する部分に第2の絶縁層 20㎡ 5を観存すせ る。本実施例では第2の絶縁質206をSiO2/RE 化シリコン)種で形切しており、ゲート・ソース 間のリークを大幅に減少させている。

第4回に示した構造を有するTFTアレイはご 第6図(A)~(D)に示すように製造される。編6図(A) ~1000円元寸TFT製造工程は、第1回のE、E譲 新浦川内はしている。まず、ガラス毎取201と ド 2,000年時に別の 解をマベ・タリングがより全 南が勝着し、オトエッチンプにより無り倒と示す

3 INX膜及びTFTの半導体機である 1,500 美線 の a = S:層 2 0 5 を全面の連続的の接着し、ホト エッチングはより a…SI 悔205を悪も例に示す 半導体度の形式パイーン化する。との a Si層 205はTFTの配分の二に形成される。さらに、 男も関心に示すように、プラズマCVD点により 粥 2 の絶疑層 2 0 6 である 3,0 i) 0 Å 様 の 5 i () 2 程 を全面に独着し、ホトエッチングにより第4回に 示す如くTFT側の絶縁覆2061とソース配線 208上の絶縁層 206bに分割してパターン化す る。 次に無 6 図(D)に示すように、プラズマCVD 在によりP(リン)をドープした a-5 i 樹を1,000 Å、 A 4 層を 2,000 Å 連続して被新しホトエッチ ングにより第4回にデオソース配稿208及びド レイン無極209の形にパターン化してソース賞 権201及びドレイン戦権209とし、TFTァ

第 2 の絶縁海、 107,207…ソース張模、 108, 2 0 8 …ソース配料、 109,209…ドレイン電標、 110,210…転業直極。

an

代理人 弁理士 福 士 愛 彦(他2名)


Tドエアレイ基準が作为される。本準局側がかい では第2の前昇景と06のみを規数してソース配 級208とゲート配数203の間に介護している も、図面の簡単な説明

第1回及び第1回打デカモれ 本 全明の1 実施例を示す TFT アレイ基形の 製部平面図である。 第2回及び第5回はモカモれ第1回及び第4回 の8-8所面及びD-D新面図である。

第3 図(A) 乃至(D)及び報 6 図(A) 乃至(D) はそれぞれ 第1 図及び第4 図に示す実務例の製造工程図であ る。

第7回及び朝8回付ごれぞれ従来のa-Si-TFT アレイ基板の要開新面図及び製那平面図である。 101,201…約株基板、102,202…ゲート電 板、103,203…ゲート配線、104,204…ゲート絶棒板、105,205…a-Si層、106,206…


u.;





106 102 105 104 101

*B-Bলা*মার নি 2 আ


0.3











∓ 8 ∑